



口袋计算机用户手册

2017.09 ver1.0



依元素科技有限公司

目录

1. 概述.....	2
2. FPGA	4
3. 板卡供电.....	4
4. 系统时钟.....	4
5. FPGA 配置	5
6. 通用 I/O 接口	6
7. VGA 接口	11
8. 以太网口.....	12
9. 串口 (USB-UART)	14
10.SRAM 接口	16
11.蓝牙模块	19
12.通用扩展 I/O.....	20
13.LCD 显示屏.....	22
14.蜂鸣器.....	24

1. 概述

EES-338 是依元素科技基于 Xilinx Artix-7 FPGA 研发的便携式数模混合基础教学平台。EES-338 配备的 FPGA (XC7A35TCSG324-1C) 具有大容量高性能等特点，能实现较复杂的数字逻辑设计；在 FPGA 内可以构建 MicroBlaze 处理器系统，可进行 SoC 设计。该平台拥有丰富的外设，以及灵活的通用扩展接口。



平台外设概览:

编号	描述	编号	描述
1	VGA 接口	10	5 个按键
2	以太网口	11	通用拓展 IO
3	USB 转 UART 接口	12	蓝牙模块
4	JTAG 接口	13	SRAM 存储器
5	SPI FLASH 存储器	14	1 个 LCD 显示屏
6	8 个数码管	15	1 个蜂鸣器
7	8 个 LED 灯		
8	8 个拨码开关		
9	6 个游戏手柄按键		

2. FPGA

EES-338 采用 Xilinx Artix-7 系列 XC7A35T-1CSG324C FPGA，其资源如下：

	Part Number	XC7A12T	XC7A15T	XC7A25T	XC7A35T
Logic Resources	Logic Cells	12,800	16,640	23,360	33,280
	Slices	2,000	2,600	3,650	5,200
	CLB Flip-Flops	16,000	20,800	29,200	41,600
Memory Resources	Maximum Distributed RAM (Kb)	171	200	313	400
	Block RAM/FIFO w/ ECC (36 Kb each)	20	25	45	50
	Total Block RAM (Kb)	720	900	1,620	1,800
Clock Resources	CMTs (1 MMCM + 1 PLL)	3	5	3	5
I/O Resources	Maximum Single-Ended I/O	150	250	150	250
	Maximum Differential I/O Pairs	72	120	72	120
Embedded Hard IP Resources	DSP Slices	40	45	80	90
	PCIe® Gen2 ⁽¹⁾	1	1	1	1
	Analog Mixed Signal (AMS) / XADC	1	1	1	1
	Configuration AES / HMAC Blocks	1	1	1	1
	GTP Transceivers (6.6 Gb/s Max Rate) ⁽²⁾	2	4	4	4
Speed Grades	Commercial	-1, -2	-1, -2	-1, -2	-1, -2
	Extended	-2L, -3	-2L, -3	-2L, -3	-2L, -3
	Industrial	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L

3. 板卡供电

EES-338 提供两种供电方式：Type-C 接口和外接直流电源。EES-338 提供了一个 Type-C 接口，功能分别为 USB-UART 和 USB-JTAG，这个接口可以用于为板卡供电。板卡上提供电压转换电路将 USB 输入的 5V 电压转换为板卡上各类芯片需要的工作电压。上电成功后**绿色 LED 灯 (D18)** 点亮。

4. 系统时钟

EES-338 搭载一个 100MHz 的时钟芯片，输出的时钟信号直接与 FPGA 全局时钟输入引脚 (T5) 相连。若设计中还需要其他频率的时钟，可以采用 FPGA 内部的 MMCM 生成。

名称	原理图标号	FPGA IO PIN
时钟引脚	SYS_CLK	T5


5. FPGA 配置

EES-338 在开始工作前必须先配置FPGA，板上提供以下方式配置FPGA：

- USB 转 JTAG 接口 J6
- 6-pin JTAG 连接器接口 J3
- SPI Flash 上电自启动

FPGA 的配置文件为后缀名.bit 的文件，用户可以通过上述的三种方法将该 bit 文件烧写到 FPGA 中，该文件可以通过 Vivado 工具生成，BIT 文件的具体功能由用户的原始设计文件决定。

在使用 SPI Flash 配置 FPGA 时，需要提前将配置文件写入到 Flash 中。Xilinx 开发工具 Vivado 提供了写入 Flash 的功能。板上 SPI Flash 型号为 25Q064，支持 3.3V




电压配置。FPGA 配置成功后 D24 将点亮。


6. 通用 I/O 接口

通用 I/O 接口外设包括 4 个专用按键、5 * 2 个通用按键、8 个拨码开关、8 个 LED 灯、8 个七段数码管。

6.1 按键


四个专用按键分别用于逻辑复位 RST (S8 和 S6) 和擦除 FPGA 配置 PROG (S7 和 S5), 当设计中不需要外部触发复位时, RST 按键可以用作其他逻辑触发功能。





名称	原理图标号	FPGA IO PIN
复位引脚	FPGA_RESET	P15

10 个通用按键，默认为低电平，按键按下时输出高电平。




管脚约束如下：

名称	原理图标号	FPGA IO PIN
S0	PB0	R11
S1	PB1	R17
S2	PB2	R15
S3	PB3	V1
S4	PB4	U4

6.2 开关

开关包括 8 个拨码开关。




管脚约束如下：

名称	原理图标号	FPGA IO PIN
SW0	SW_0	R1
SW1	SW_1	N4
SW2	SW_2	M4
SW3	SW_3	R2
SW4	SW_4	P2
SW5	SW_5	P3
SW6	SW_6	P4
SW7	SW_7	P5

6.3 LED 灯

LED 在 FPGA 输出高电平时被点亮，LED0-LED3 为绿色，LED4-LED7 为黄色。





管脚约束如下：

名称	原理图标号	FPGA IO PIN	颜色
D0	LED0	K2	Green
D1	LED1	J2	Green
D2	LED2	J3	Green
D3	LED3	H4	Green
D4	LED4	J4	Yellow
D5	LED5	G3	Yellow
D6	LED6	G4	Yellow
D7	LED7	F6	Yellow

6.4 七段数码管

数码管为共阴极数码管，即公共极输入低电平。共阴极由三极管驱动，FPGA 需要提供正向信号。同时段选端连接高电平，数码管上的对应位置才可以被点亮。因此，FPGA 输出有效的片选信号和段选信号都应该是高电平。






管脚约束如下：

名称	原理图标号	FPGA IO PIN
A0	LED0_CA	B4
B0	LED0_CB	A4
C0	LED0_CC	A3
D0	LED0_CD	B1
E0	LED0_CE	A1
F0	LED0_CF	B3
G0	LED0_CG	B2
DP0	LED0_DP	D5
A1	LED1_CA	D4
B1	LED1_CB	E3
C1	LED1_CC	D3
D1	LED1_CD	F4
E1	LED1_CE	F3
F1	LED1_CF	E2
G1	LED1_CG	D2
DP1	LED1_DP	H2
DN0_K1	LED_BIT1	G2
DN0_K2	LED_BIT2	C2
DN0_K3	LED_BIT3	C1
DN0_K4	LED_BIT4	H1
DN1_K1	LED_BIT5	G1
DN1_K2	LED_BIT6	F1
DN1_K3	LED_BIT7	E1
DN1_K4	LED_BIT8	G6

7. VGA 接口




EES-338 上的 VGA 接口 (J1) 通过 14 位信号线与 FPGA 连接，红、绿、蓝三个颜色信号各占 4 位，另外还包括行同步和场同步信号。

管脚约束如下：

名称	原理图标号	FPGA IO PIN
RED	VGA_R0	F5
	VGA_R1	C6
	VGA_R2	C5
	VGA_R3	B7
GREEN	VGA_G0	B6
	VGA_G1	A6
	VGA_G2	A5
	VGA_G3	D8
BLUE	VGA_B0	C7
	VGA_B1	E6
	VGA_B2	E5
	VGA_B3	E7
H-SYNC	VGA_HSYNC	D7
V-SYNC	VGA_VSYNC	C4

8. 以太网口

EES-338 上提供一个 CH395Q 的以太网芯片 (U24)。CH395 网络芯片, 单片机联网, 支持多种接口, 内置 MAC+PHY+TCP/IP, 可节约 MCU 大量资源。




管脚约束如下:

CH395Q 标号	原理图标号	FPGA IO PIN
49	E_INT#	K5
25	E_RDY#	L4
26	E_RST	L6
27	E_SEL	L5
36	E_RSTI	U1
62	E_SD0	U3
61	E_SD1	U2
60	E_SCK	V2
59	E_SCS	V5
58	E_TXD	V4
57	E_RXD	R3

9. 串口 (USB-UART)

该模块运用了 CP2102 芯片，将 UART（串口）转换成 USB 接口，插上主机的 USB 时，主机会将这个接口识别为串行器件，对于主机而言，它与串行接口等同。



管脚约束如下:

CP2102 标号	原理图标号	FPGA IO PIN
25	UART_RX	T4 (FPGA 串口发送端)
26	UART_TX	N5 (FPGA 串口接收端)

UART 的全称是通用异步收发器，是实现设备之间低速数据通信的标准协议。“异步”指不需要额外的时钟线进行数据的同步传输，双方约定在同一个频率下收发数据，此接口只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收和发送可以同时进行，也就是全双工。


收发的过程，在发送器空闲时间，数据线处于逻辑 1 状态，当提示有数据要传输时，首先使数据线的逻辑状态为低，之后是 8 个数据位、一位校验位、一位停止位，校验一般是奇偶校验，停止位用于标示一帧的结束，接收过程亦类似，当检测到数据线变低时，开始对数据线以约定的频率抽样，完成接收过程。本例数据帧采用：无校验位，停止位为一位。

UART 的数据帧格式，如下：




10. SRAM 接口


板卡搭载的 IS61WV12816BLL SRAM 芯片，总容量 8Mbit。该 SRAM 为异步式 SRAM，最高存取时间可达 8ns。操控简单，易于读写。



SRAM 写操作时序如下（详细请参考 SRAM 用户手册）：



SRAM 读操作时序如下（详细请参考 SRAM 用户手册）：




管脚约束如下：

SRAM 引脚标号	原理图标号	FPGA IO PIN
I/O0	MEM_D0	U17
I/O1	MEM_D1	U18
I/O2	MEM_D2	U16
I/O3	MEM_D3	V17
I/O4	MEM_D4	T11
I/O5	MEM_D5	U11
I/O6	MEM_D6	U12
I/O7	MEM_D7	V12
I/O8	MEM_D8	V10
I/O9	MEM_D9	V11
I/O10	MEM_D10	U14
I/O11	MEM_D11	V14
I/O12	MEM_D12	T13
I/O13	MEM_D13	U13
I/O14	MEM_D14	T9
I/O15	MEM_D15	T10
A00	MEM_A00	T15
A01	MEM_A01	T14
A02	MEM_A02	N16
A03	MEM_A03	N15
A04	MEM_A04	M17
A05	MEM_A05	M16
A06	MEM_A06	P18
A07	MEM_A07	N17
A08	MEM_A08	P14

A09	MEM_A09	N14
A10	MEM_A10	T18
A11	MEM_A11	R18
A12	MEM_A12	M13
A13	MEM_A13	R13
A14	MEM_A14	R12
A15	MEM_A15	M18
A16	MEM_A16	L18
A17	MEM_A17	L16
A18	MEM_A18	L15
OE	SRAM_OE#	T16
CE	SRAM_CE#	V15
WE	SRAM_WE#	V16
UB	SRAM_UB	R16
LB	SRAM_LB	R10

11. 蓝牙模块

EES-338 上集成了蓝牙模块（BLE-CC41-A），FPGA 通过串口和蓝牙模块进行通信。波特率支持 1200, 2400, 4800, 9600, 14400, 19200, 38400, 57600, 115200




和 230400bps。串口缺省波特率为 9600bps。该模块支持 AT 命令操作方法。管脚约束如下：

BLE-CC41-A 标号	原理图标号	FPGA IO PIN
UART_RX	BT_RX	N2 (FPGA 串口发送端)
UART_TX	BT_TX	L3 (FPGA 串口接收端)

12. 通用扩展 I/O

EES-338 上为用户提供了灵活的通用接口（J5）用来作 I/O 扩展，共提供 32 个双向 IO，每个 IO 支持过流过压保护。



管脚约束如下：

2x18 标号	原理图标号	FPGA IO PIN
1	AD2P_15	B16
2	AD2N_15	B17
3	AD10P_15	A15
4	AD10N_15	A16
5	AD3P_15	A13
6	AD3N_15	A14
7	AD11P_15	B18
8	AD11N_15	A18
9	AD9P_15	F13
10	AD9N_15	F14
11	AD8P_15	B13
12	AD8N_15	B14
13	AD0P_15	D14
14	AD0N_15	C14
15	IO_L4P	B11
16	IO_L4N	A11
17	IO_L11P	E15

18	IO_L11N	E16
19	IO_L12P	D15
20	IO_L12N	C15
21	IO_L13P	H16
22	IO_L13N	G16
23	IO_L14P	F15
24	IO_L14N	F16
25	IO_L15P	H14
26	IO_L15N	G14
27	IO_L16P	E17
28	IO_L16N	D17
29	IO_L17P	K13
30	IO_L17N	J13
31	IO_L18P	H17
32	IO_L18N	G17

13. LCD 显示屏

ES-338 上提供一个 LCD 显示屏，其型号为 JLX128218G-81202。其可以显示 128×128 点阵单色或 4 灰度级的图片，或显示 8 个×8 行=64 个的 16*16 点阵的汉字，或显示 16 个×8 行=128 个的 8*16 点阵的英文、数字、符号。或显示 2 个×16 行的 5*8 点阵的英文、数字、符号。

液晶屏 (LCD) :

在 LCD 上排列着 128×128 点阵,128 个列信号与驱动 IC 相连, 128 个行信号也与驱动 IC 相连, IC 邦定在 LCD 玻璃上 (这种加工工艺叫 COG) .

工作电图:

如图是 JLX128128G-81202 图像点阵型模块的电路框图,它由驱动 IC ST7571 及几个电阻电容组成。





图 2: JLX128128G-81202 图像点阵型液晶模块的电路框图



管脚约束如下：


LCD 标号	原理图标号	FPGA IO PIN
20	LCD_WR	V9
19	LCD_RD	U7
18	LCD_D0	T1
17	LCD_D1	M6
16	LCD_D2	N6
15	LCD_D3	R6
14	LCD_D4	R5
13	LCD_D5	V7
12	LCD_D6	V6
11	LCD_D7	U9
10	LCD_CS	U6
9	LCD_RST	R7
8	LCD_RS	T6

14. 蜂鸣器

EES-338 上提供一个蜂鸣器作为外部音频输出。

[7]

[7]



管脚约束如下:

BUZZER 标号	原理图标号	FPGA IO PIN
BUZZER	BUZZER	G13